| 제목 | [정부과제제안서] 2024년 소재부품기술개발사업 - 반도체공정장비 |
|---|
| 분류 | 성장동력산업 | 판매자 | 황세영 | 조회수 | 299 | |
|---|---|---|---|---|---|---|
| 용량 | 143KB | 필요한 K-데이터 | 5도토리 |
| 파일 이름 | 용량 | 잔여일 | 잔여횟수 | 상태 | 다운로드 |
|---|---|---|---|---|---|
 [정부과제제안서] 2024년 소재부품기술개발사업 - 반도체공정장비.hwp |
143KB | - | - | - | 다운로드 |
| 데이터날짜 : | 2024-01-22 |
|---|---|
| 출처 : | 국책연구원 |
| 페이지 수 : | 10 |
ㅇ (개요) 반도체가 직접화 되면서 소자의 집적도 한계극복을 위하여 3 Dimension으로 발전하고 있으며, Flash 소자는 이미 주력 양산 제품이 3D 구조의 트렌지스터를 적용중이고, DRAM은 5년이내 양산을 목표로 3D DRAM 연구 개발을 진행하고 있음
- 3D DRAM은 트렌지스터를 수십~수백층 적층한 소자이며, 트렌지스터를 형성하기 위하여는 Si Epi 층이 반드시 필요, 이 Si Epi를 적층하는 공정이 적층소자 형성을 위한 핵심 난제기술임
- Si Epi layer 적층은 Si/SiGe Epi를 적층시킨 후 SiGe Epi 층을 제거하여 Si Epi 층들만 남기는 공정임
- Si/SiGe Epi 적층은 이종 물질을 Epitaxy로 성장시키는 공정으로 Ge 농도가 낮으면 Strain이 작아 Epi 성장은 잘 되지만 향후 dip out시 SiGe Epi 제거가 잘 안되고, Ge 농도가 높으면 Strain이 커져 SiGe Epi 제거는 잘 되나 Epi 결정이 잘 깨지는 문제가 있음
- 높은 Ge 농도에서 균일한 Si/SiGe Epi를 성장시키기 위한 핵심 공정 요소는 낮은 성장속도의 유지이며 이로인한 양산성의 한계를 극복하기 위한 최적의 공정방식은 Multi Wafer Loaded Type 장비임
※ 본 서비스에서 제공되는 각 저작물의 저작권은 자료제공사에 있으며 각 저작물의 견해와 DATA 365와는 견해가 다를 수 있습니다.