< 목 차 >

1. 언더필 소재의 개념 및 정의

2. 적용부품 또는 시스템

3. 언더필 소재의 국·내외 기술 동향 및 시장 전망 분석

4. 결론 및 시사점

★ 언더필 소재는 반도체 칩과 기판 틈새에 열경화성 절연 수지를 보강하여 칩과 기판의 열팽창계수 차이로 인한 스트레스를 흡수하고, 솔더 범프가 지니는 접착력을 보완하여, 최종적으로 전자소자의 신뢰성을 향상시켜 소자의 구동 성능을 높이는 반도체 패키징용 화학소재로써, 세계 반도체 시장 확대 및 고성능화에 따라, 초미세 피치용 신규 언더필 소재 및 패키징 공정 기술 개발이 필요함 - 언더필은 솔더 조인트의 신뢰성 확보를 위해 필수적으로 사용하는 소재로써, 사용 단계에 따라 어셈블리 전에 사용하는 Pre-assembly 언더필(no-flow underfill(NUF), nonconductive paste(NCP), nonconductive film (NCF))과 어셈블리 후에 사용하는 Post-assembly 언더필(capillary underfill(CUF), molded underfill(MUF))로 구분I/O 증가에 따라, Cu 볼이 솔더 범프 기술로 바뀌면서, 칩에 형성된 C2(Cu-pillar with solder cap) 및 C4(Controlledcollapse chip connection) 범프가 널리 이용되고 있으며, 이러한 범프와 마이크로 범프를 다이에 본딩하기 전에 언더필을 적용하는 것이 Pre-assembly 언더필, 본딩 후에 적용하는 것이 Post-assembly 언더필임 - 그 중, CUF는 양산에 적용된 최초의 언더필 방식으로, 기판이나 칩 한쪽 혹은 양쪽 면에 니들이나 제트 방식으로 투입된 언더필 소재가 모세관 작용으로 칩솔더 조인트-기판 사이의 공간을 채운 뒤, 경화 공정에 의해 견고하게 본딩되는 방식임 - CUF는 Mass reflow를 수반하는 Low-bonding Force의 TCB(Thermocompression bonding) 공정 플립 칩 어셈블리에 사용함★ 선진 패키징의 대부분이 플립 칩 기술을 근간으로 고집적화를 위해 POP(package on package), TSV(through silicon via), WLP(wafer level package) 등의 패키징 기술을 개발하고 있으며, I/O Counter를 늘리기 위해 범프 크기가 작아지고, 피치 간격이 좁아지는 추세에 있음- 플립 칩 패키지의 범프 피치는 현재 100~150㎛의 넓은 피치에서 40㎛ 대의 Fine Pitch로 전환 중 (출처 : Yole Development, “Flip-Chip technology&Market trends report” 및 “Status of the Advanced Packaging Industry 2020”) - 플립 칩 패키지 시장은 향후 28nm 이하 CMOS IC, 차세대 DDR 메모리, 3D IC/2.5D 인터포저 등의 수요 증가로 첨단 패키지 시장에서 가장 높은 매출 전망 - 플립 칩 시장은 연평균 9.3%씩 성장하여, 2024년에는 54억 불의 시장을 형성할 것으로 전망